⑩ 日本国特许庁(JP)

② 特許出腳公開

四公開特許公報(A) 昭63-300310

⑤Int,디,	.	争馆底据	厅内整理番号	⊕公 \$3	昭和63年(1988	8)12月7日
G 06 F G 11 C H 03 K # H 03 K	1/04 11/34 5/00 19/096	3 5 4	7157-5B C -8522-5B Z -7631-5 J Z -8326-5 J 審査請求	未請求	精球質の数 12	(全7頁)

49発明の名称 集積回路

> ②特 顧 昭63-94385

倒出 題 昭63(1988)4月15日

❷1987年5月20日❷米国(US)\$9052,623

優先権主張

危免 明 者 ドナルド・エム・ウオ アメリカ合衆国、テキサス州、オーステイン イー・オウ

> ルターズ・ジユニア ルトープ、1730、ナンバー・302

明考 ジギー・パロー アメリカ合衆国、テキサス州、オーステイン ディープ・ **伊**桑

サークル、6909・エイ

アドバンスト・マイク **企出 題 人** アメリカ合衆国、カリフオルニア州、サニイベイル ビ

> ロ・デイバイシズ・イ イ・オウ・ボツクス・3453、トンプソン・プレイス、901

ンコーポレーテンド

弁理士 深見 久郎 20代理人 外2名

1. 発明の名称

经回货

2. 特許研究の確定

(1) 第1の外部クロック信号を受信するよ うに佼職される入力パッドと、

前記第1のクロック信仰に必要して内部システ ムクロック信号を発生するための入力クロック発 生器手段と、

前記入力クロック発生器手段を選択的に可能化 または不知化するための手座と、

敵配内部システムクロック信号を受信するよう。 にかつ他の無額回路に前辺内面システムクロック 信号を供給するように使稿される入力/出力バッ Fe.

前記内部システムクロックは号に返答して、前 尼入力クロック発生器手段が可能化されると第1 の内部位相クロック信号と第1の内部位相クロッ クは号に箱御的である第2の内部収荷クロック信 号とを発生するための内部クロック発生の手段と

を含み、

国紀入力/出力パッドは耐定入力クロック発生 遺手政が不能化されると第2の外海システムクロ ック信号を受信するようにさらに後続され、さら

頭記内部クロック競生数手段は頭記器2の外部 システムクロック信号に広ざして、前記入力クロ ック発生選手段が不能化されると辩论第18よび 第2の内部位相クロック信号を発生する、多数値

- (2) 前記入力クロック発生着手段が入力を よび出力を育する人力グロック発生器回路と入力 および出力を有するクロック発生者ドライバ回路 とそ含む、草水項1に記載の楽穂回路。
- . (3) 富記入力クロック発生各回路はその入 刀が耐犯入力パッドに委員され、さらに耐犯クロ ック発生者ドライバ回路はその入力が前記入力ク ロック発生器回路の出力に接続されかつその出力 が頭記入力/出力パッドに連続される、雑求項2 。に記載の集積回路。

特開昭63-300310(2)

- (4) 配配内部クロック発生 手段が内部クロック発生器回路を含む、環球項1に記載の集積 回路。
- (5) 前紀入力クロック発生等手段を選択的に可能化または不配化するための前記手数がクロック出力可能化団路を含む、請求項1に記録の提起回路。
- (6) 前記第1の外部クロック信号がTTL レベルクロック信号である、請求項1に記録の集 数関節。
- (7) 前紀内部クロック信号がCMOSレベルシステムクロック信号である。請求項5に贮盤の丞根回路。
- (8) 配配第2の外部クロック信号が共通の CMOSレベルンステムクロック信号である。設 求項7に記載の条額回路。
- (9) 前記内部クロック信号かまたは前記第 2の外部クロック信号のいずれかに応答するタイ ミング回路手段をきらに含む、調収項1に記載の 現種回路。

ルシステムクロック信号を受信するようにさらに 使続され、さらに

和尼内部クロック発生容手及は前足共通の外部 CMOSレベルンステムクロック信号に応答して、 阿尼人カクロック発生為手及が不能化されると前 記第1 および第2の内部CMOSレベル収和クロック信号を発生する、集初回路。

- (11) 自己クロッキング構成で接続される 複数個の重要回路をさらに含み、その特別単数回 路の1つがTTLレベルクロック信号に応答して 内部CMOSレベルシステムクロック信号を坐じ、 さらに残余の乗取回路が内部CMOSレベルシス テムクロック信号に応答する、類求項10に記録 の独組回路。
- (12) 共通の外部クロック機能で理能される機関側の集積回路をさらに含み、その結果前記程数個の集積回路の各々が共通の外部CMOSレベルシステムクロック信号に応答する、約水項10に記載の集級回路。
- 3. 免明の詳細な表明

(10) 外部サアレレベルクロック信号を受信するように依続される人力パッドと、

解記TTLレベルクロック信号に応答して内部 CMOSレベルシスチムクロック信号を発生する ための人刀クロック発生器手段と、

前記入力クロック発生需手段を選択的に可能化 または不限化するための手段と、

和記内部CMOSレベルシステムクロック信号を受信するようにかつ他の単数回路に前記内部システムクロック信号を供給するように使託される
入力/出力パッドと、

配記内部でMOSレベルシステムクロック信号に応答して、前記入力クロック発生基準数が可能化されると第1の内部でMOSレベル位相クロック信号と第1の内部でMOSレベル位相クロック信号に相補的である第2の内部でMOSレベル位相クロック信号とを発生するための内部クロック発生選手段とを含み、

和記入力/出力パッドは初記入力クロック発生 毎手設が不配化されると共並の外部CMOSレベ

強明の食品

この免明は一般に整理回路とともに使用するためのタイミングまたはクロックキング回路に関するものであり、特に、外部TTLレベルクロック 間号に応令して内部にMOSレベルシステムクロック 配と、内部CMOSレベルシステムクロック 個分かまたは外部CMOSレベルシステムクロック 個分かまたは外部CMOSレベルシステムクロック 個分のいずれかに応答して内部CMOS位租クロック 個子を発生するための内部クロック発生器回路に関するものである。

高速マイクロプロセッサおよび他のディジタルシステムの動作で必要とされる様々の型の論型機能を表現する裏の使用に利用可能であるいくかの呼の論理回路が存在する。たとえば、従来のトランジスタトランジスク論理(TTL)においては2週「1」および「0」に対応する意理値は通常は2、ロボルトよりも大きい高レベル常圧と0.8がルトよりも小さい低レベル常圧とにより扱わされる。他方、相称形金属酸化物半等は(CMO

特開昭63~300310(3)

S) 島理国路はモルぞれの2並「1」および「0」 状型に対し5ポルトないし0ポルトのより大きな 電圧の揺れを有する。したがって、これら電圧レ を圧の揺れを有する。したがって、これら程度を を減するのにインターフェイスを のにインターフェイスを のにインターフェイスを のでするのに、これら程々ので でなするのに、これら程々ので でなが必要となる。さらに、すの動作において でのような数々の給理回路は重たたので で、そのような数々の給理回路は重たたで、 のクロック信号を必要としてでする。 よびでは05分型の路に対するこがの5分が同様に とっク信号のような異なるクロック信号が同様に 互換性がない。

それゆえ、TTLレベルクロック信号とCMO 5 レベルクロック信号の同で誘張の互換性を得る ためにそれらの間にインターフェイス回路を設け ることがまた一般に必要となる。しかしながらこ の方法は、変換が必要となることに伝播通弦が増 加し、システムクロックに関連して対策されると さに出力は今遅延および入力デーク「保外時間」のような領域において集取回路性能を異たすという不利を被る。 サエレベルクロックは号で運過する別の問題は、それらがスキューによりがちである、すなわちクロックパルスの衝撃保険が50%オンタイムおよび50%オフタイムとは異なりこそれにようそれの動作性能に影響を及ばすことである。

それゆえ外部下下にレベルクロック信号に応答してそれ自身が使用しかつ他の無難回影が使用するための内部にMOSレベルシステムクロック信号がまたは外の内部にMOSレベルシステムクロック信号がまたは外部にMOSレベルシステムクロック信号がまたはずれのいかのとしてでれる自体が使用するための内部にMOSレベルシステムクロック信号の内部にMOSレベルシステムクロック信号の下のは対象を発生することは対象を発生することは対象を発生して、直通のかが最大の対象として、直通のかが最大の対象として、直通のかがあり、その対象として、直通のな神楽器が最小にされている。

登録の無事

したがって、この発明の一般的な目的は、外部 TTLレベルクロック信号と外部CMOSレベル システムクロック信号の両方と互換性がある系数 回路を傾伏することである。

この発明の目的は、外部エエレベルクロック 信号に応答してそれ自体が使用しかつ他の集群回 路が使用するための内部CMOSレベルシステム クロック信号を発生するための入力クロック発生 器回路を含む基礎回路を過程することである。

この元明の到な目的は、内部でMOSレベルシテムクロック個号かまたは外部でMOSレベルシステムクロック信号のいずれかに応答してそれ目体が使用するための内部でMOS区和クロック信号を発生するための内部クロック発生器回路を含む過程回路を提供することである。

これら目標および目的に従えば、この発明は入 カペッド、入力クロック到年四回路、入力/出力 ペッド、可能化回路、および内部クロック発生器 回路を含む集積回路の通供に関連する。入力パッ

ドは外部ででしレベルクロック信号を受信するよ うに根廷される。入力クロック発生器回路はTT レレベルクロック信号に応答して内部 CM O S レ ベルシステムクロック信号を発生する。可能化皿 路は入力クロック発生器局路を選択的に可能化お よび不包化するために使用される。人力/出力パ ッドは内部CMOSレベルシステムクロック賃号 を受信するように根値される。内包クロック発生 型同路は内部CMOSレベルシステムクロック征 号に名答して、人力クロック発生最手段が可能化 されると、毎1の内部CMOSレベル収招クロッ 夕信号と第1の内部でMOS位紹クロック信号に 対し推翻的である第2の内部CMOSレベル位相 クロック信号とを頭出する。入力/出力パッドは また人力クロック発生の回路が不能化されると外 部CMOSレベルシステムクロック信号を受信す るように修能される。内部クロック発生を倒路は 見起C MD S レベルシステムクロック信号に応答 して入力クロック発生型が不能化されると第18 よび卸2の内部CMDSレベル位相クロック信号

特開昭63-300310 (4)

を発生する。

この発明のこれらおよび他の自的および利点は、 同じ参照者号が全体を通して対応する部分を示す 派付の関西に関連して歴まれると、次の理範な説 明からより十分に明らかとなるであろう。

好ましい実施例の説明

 て出力バッドとして観能している。TTLレベル クロック信号C1が与えられていないと、バッド 3は糾な処粒回路ダバイスから外部CMOSレベ ルシステムクロック個母C3を受信するために使 **卯される。この状態で、パッド3は入力パッドと** して概能している。CMOSレベルクロック信号 C2およびC3は0ポルトと5.0ポルトの間で 名目の電圧の扱れを育し、さらに50%の衝撃係 **並で8から35MH2の肌の真菌的な動作脳波数** を育する。こうしてわかるように、CMOSレベ ルクロック信号はTTLレベルクロック信号の2 分の1の賃貸数で動作される。しかしながら、T Tしレベルクロック信号はCMOSレベルクロッ クは号として8ないし35MHェの同一周波数で 私作され係ることが難解されるべきである。 さら に、TTLクロック値号は真要的には50%衝撃 低数からいずれの方向へもスキューされ得ること が取解されるべきである。

楽器回路デバイスすなわちチップ8は、その人 カがライン11により入力パッド1に接続されて

外部TTLレベルクロック信号で1を受信する入力クロック発生器回路10を含む。発生器回路1 のはレベル定換を実施し、ライン13でのその出力で50%管理係数でTTLレベルクロック信号 を内部発生でMOSレベルシステムクロック信号 C2に変換する。ライン13上の内部でMOSレベルシステムクロック信号で2はクロック発生が ドライバ回路14の入力に赴られ、このドライバ回路14はこのクロック信号で2を増延するため に使用され、それをライン15を介して出力パッド3に送る

集級回路デバイス8は、その入力がライン9に より入力パッド2に接続されて制御信号C4を受信するクロック出力可能化回路12をおらに含む。 出力可能化回路12は制御信号C4に必審し、ライン7で出力信号を発生してクロック発生質ドライバ回路14を選択的に可能化または不能化する。 パッド2に与えられた制御信号C4がハイレベルにあると、ライン7上の出力信号は発生為ドライバ回路14の動作を可能化するであろう。パッド 2に与えられた制御信号に4がローレベルにあると、ライン7上の出力信号はドライバ回路14か 関作を不能化するであろう。ドライバ回路14が 可能化されると、内部発生CMOSレベルシステムクロック信号C2はドライバ回路14を介して 他の独独回路デバイスが使用するようにそれを伝 選するための入力/出力パッド3に送られる。

集種向路デバイス8は、その入力がライン15上のノードAに乗送されてドライバ回路14が可能化されると内部発生CMOSレベルシステムクロックは号に2を受取るか、あるいはドライバ回路14が不能化されると外部にMOSレベルシステムクロックは号で3を受信する、内部クロックを登回路16は動作のモードに依存するシステムクロック信号に2かで3のいずれかに応答する。発生器回路16は、ライン20で第1の内部にMOSレベル回相クロック信号する1に有名の内部にMOSレベル回相クロックに対して

特開昭 63-300310 (5)

ック信号 4 2 を生じるように観節する。位和 2 0 ック信号 4 1 および 4 2 は向じ処数回路 7 ップ 8 内に設置される他の内部回路により使用される。

集を回路デバイス8は、システムクロック信号 C2かじ3のいずれからまた受信するタイミング 国路18をさらに む。タイミング回路18は同 に進起回路チップに配置される他の処間回路が便 用するためのタイミング信号をライン19で発生 するために使用される。

動作の第1のモードでは、ドライベ回路14が 可能化され、TTLレベルクロック信号C1が入 力パッド1に与えられる。この状態では、発生器 回路10の出力は、入力/出力バッド3に内容を 全CMOSレベルシステムクロック信号C2内部 輸して他の無積回路を駆動するために、かつの路 クロック発生器回路16とタイミング回路18の 入力を退延的に駆動するために使用される。 の第2のモードにおいては、ドライバ回路14は 不能化され、外部CMOSレベルシステムクロック信号C3は入力/出力バッド3に与えられる。

クロック発症器国路16および/またはタイミン グ風路18を駆動するために使用される。築龍図 貼して2ないもしCNに設置される効主義回路1 6は、CMOSレベル位征クロック信号を1お上 びゅ2を生じて、同じ対応するチップに配置され る他の現役回路を駆動するために使用される。思 い出されるだろうが、呉及回路IC1もまた、河 じCMQS レベルシステムクロック 信号じ2を忌 宿する内部クロック発生毎回路16を育し、さら にCMOSレベル位和クロック信号 4 1 およびゅ 2を生じてチェブ!C1内に設置される他の内部 回路を駆動するために使用される。それゆえ、ラ イン26上のCMOSレベルクロックは号C2ま たはC3と覆々のチップ上の内部クロック(CM OSレベルシテムクロック信号する、するおよび ライン19上の信号) との間には最小の運転しか ... 存在しなくなり、その理由は各チップがそれ自体 の内部クロック発生3716を含んでそれぞれの位 相クロック信号 41 および 42 を生じるからであ る。この自己クロットング構成においては、没額

この状態では、外部でMOSレベルシステムクロック信号で3は内部クロック発生者回路16とタイミング回路18の入力を駆動するために使用さ

第2回では、自己クロッキング構成で接続され る複数側の線機回路IC1、IC2、…ICNが 示されている。集双回路1C2ないLICNの各 々は第1回の象を回路チップすなわちデバイス8 と全く同一に構成されて、パッド1、28よび3 を有するかまたはシステムクロックバッド3のろ を育する。呉双屈箔IC1はそのパッド1がライ ン24上の外部でアレレベルクロック区号に1を 受信するように接続される。 単数回路 1 C 1 は入 カクロック発生器回路10を行して内部発生CM OSレベルシステムクロック信号C2を生じ、こ の信号C2はそれのパッド3からライン26へ送 り出される。他の無数回路(C2ないしICNの 各々はライン26を介してそのバッド3でCMO Sレベルシステムタロック信号に2を受信し、こ の信号C2は各チップに設置される対応する内部

回路1 C 1 上のパッド 2 は可能化される瞳一のパッドとなることがほめられるであろう。他の残余の操動回路 1 C 2 ないし I C N は各々そのパッド 2 が要増着位に機能されてそのクロック出力可能化回路 1 2 を不能化する。

ここで国2国の自己クロッチング構成の経々の 点で扱われる避形を例示する図面の第5図(A) ないし(E)を参属する。外部でTLレベルクロックは号に1はライン24を介して亜級回路IC 1のパッド1に与えられ、それは第5図(A)に 示されている。内部発生で以のSレベルシステム クロック信号に2は英徴図路IC1のパッド3と ライン26上で生じられる。このクロック信号に 2は第5図(C)に例示されている。チップIC 1、1に2ないししにNの各々での内部でMOS 位和クロック信号は18よびも2はそれぞれ第5 図(D)および知5図(E)に描かれている。

第3図において、共に共通の外部クロック構成で接続される複数個の集数回路して1、1 C 2 ないししてNが示されている。再び集板回路して1、

持原昭63-300310 ()

1 C 2 ないし【C N の各々は第1 図の集級回路チャプすなわちデバイス8と全く同一に構成され、パッド1、2 および3 を存するかまたはシステムクロックペッド3 のみそ有する。集雑されて共のの外部のメンステムクロックは今のペッド3 がラインステムクロックは今のでのから、集初回路の各々の内部クロックを合うを受ける。集初回路の各々の内部クロックに関係とクロックに関係を表現した。このチャッでは、場際の各々の外のの各々をである。この各々のの名々をである。この各々のの名々を不能に接続されて、それにより爆散回路の各々を不能に接続されて、それにより爆散回路の各々を不能に接続されて、それにより爆散回路の各々をであるう。

ここで第3回の共通の外部クロック構成の機々の点で現われる被形を例示する関面、第6回(A)ないし(C)を参照する。共通の外面CMOSレベルシステムクロック信号で3はライン28を介して裏数回路の各々のパッド3に与えられ、それは第6回(A)に興示されている。チップ1 C1、

うしてわかる。この発明の護型回路は、外部クロック信号と内部クロック信号の関の伝播選延時間 が最小にされているので、海運動作を行なう。

4. 競歯の簡単な説明

第1回はこの発明の原理に従って構成された森 表回路のプロック回である。

第2回は自己クロッキング構成で世続される、

【 C 2 ないし I C N の各々での内部 C M O S 应相 クロック G 子 φ 1 およびゅごはそれぞれ郷 6 図 (B) および那 6 図 (C) に摘かれている。

第1図の入力クロック発生器回路10、クロック用力可能化回路12、クロック発生器下ライバ四路14、内部クロック発生器回路16 ちょびタイミング回路18の組みのプロックは組みの形式を呈し得るが、その調当な回路が第4回に倒示されている。この評細な医配回路回は先の説明から見て当遠者には自明のことと思われ、したがって各プロックの動作についての評細な投討は不要であると思われる。

先の課題な投現から、この発明が外部でエレレベルクロック信号に応答して内部CMOSレベルシステムクロック信号を発生するための入力クロックを生器回路と内部CMOSレベルシステムクロック信号かまたは外部CMOSレベルシステムクロック信号のいずれかに応答して内部CMOS
位相クロック信号を発生するための内部クロックを生過回路とで含む染気回路を保険することがこ

第1回の複数値の集額回路のブロック図である。

第3回は共通の外部システムクロック構成で接続される。第1回の複数個の線板回路のブロック 関である。

305 型(A)ないし(E)は52 型の四路構成の200 のでの改変である。

第6図(A)ないし(C)は第3図の回路構成の額々の点での弦形である。

図において、1 および2 は入力パッド、3 は入力/出力パッド、10 は入力/ロック発生器向路、12 はクロック出力可能化回路、14 はクロック発生器 付款、18 はタイミング回路である。

静許出職人 アドバンスト・マイクロ・ディバ イシズ・インコーボレーテッド

代 理 人 弁理士 深 見 久 序 (はか2名)

特団昭63-300310 (ア)







